This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number 10056168 A

(43) Date of publication of application: 24.02.98

(51) Int CI

H01L 29/778

H01L 21/338

H01L 29/812

H01L 29/78

(21) Application number: 08208719

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 08.08.96

(72) Inventor

ISHIDA TAKAO

YOSHIDA NAOTO

(54) FIELD-EFFECT TRANSISTOR


(57) Abstract:

PROBLEM TO BE SOLVED: To improve strain characteristics and to reduce leaking of current to an adjoining circuit by making electron affinity of the material constituting a semiconductor layer and a difference in electron affinity in the neighborhood of interface between semiconductor layer to be specific.

SOLUTION: Relating to a field-effect transistor, when a lower part hetero barrier wall height between a lower part carrier supply layer 13a and a channel layer 105 is higher than an upper part hetero barrier wall height between the upper part carrier supply layer 13b and the channel layer 105, linearity in DC characteristics of the field-effect transistor improves. In short, the field-effect transistor of good grain characteristics is obtained. For that purpose, as a material of the lower part carrier supply layer 13b, that of smaller electron affinity than that of the upper part carrier supply layer 13b is used. Hetero barrier wall height wall is decided by a difference between the channel layer 105 and the upper part carrier suppress layer 13b, or, between the channel layer 105 and the lower part carrier

supply layer 13a.

COPYRIGHT (C) 1998, JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-56168

(43)公開日 平成10年(1998) 2月24日

			•					
(51) Int.Cl. 6		識別記号	庁内整理番号	FΙ				技術表示箇所
H01L	29/778		9447-4M	H01L	29/80]	H	
	21/338				29/78	301	В	
	29/812							
	29/78							
				審査請	求 未請求	請求項の数7	OL	(全 17 頁)


(21)出願番号	特願平8-208719	(71)出顧人 0	00006013
		Ξ.	三菱電機株式会社
(22)出願日	平成8年(1996)8月8日	東	東京都千代田区丸の内二丁目2番3号
		(72)発明者 石	5田 多華生
		東	東京都千代田区丸の内二丁目2番3号 三
		激	管電機株式会社内
		(72)発明者 吉	田 直人
	•	Į į	京都千代田区丸の内二丁目2番3号 三
			電機株式会社内
		(74)代理人	
		•	

(54) 【発明の名称】 電界効果トランジスタ

(57) 【要約】

【課題】 周波数多重通信における隣接回線への漏洩信 号を低減するため、歪み特性の良い高出力、高効率FE Tを得る。

【解決手段】 電界効果トランジスタの、下部キャリア 供給層14aとチャネル層105との界面近傍の電子親 和力の差が、チャネル層105と上部キャリア供給層1 4 b との界面近傍の電子親和力の差よりも大きいものと した。



12a:undoped-Al_{0.3}Ga_{0.7}Asパッファ暦 13a:n-Al_{0.3}Ga_{0.7}As下部キャリア供給層 13b:n-Al_{0.2}Ga_{0.8}As上部キャリア供給層 14a:undoped-Al_{0.3}Ga_{0.7}As下部スペーサ層 14b:undoped-Al_{0.2}Ga_{0.8}As上部スペーサ層 21:絶縁膜 100:半絶縁性GaAs基板 101: undoped-Al_{0.2}Ga_{0.8}As/undoped-GaAs超格子バッファ層 105:undoped-In_{0.15}Ga_{0.85}Asチャネル暦 106:undoped-Alp₂Ga_{0.8}Asショットキー接合形成層 107:n-GaAs下部コンタクト層 108: n-Alp.2Gap.aAsエッチングストッパ層 109: n⁺-GaAs上部コンタクト層 110: ゲート電極 111: ソース電極 112: ドレイン電極

【特許請求の範囲】

【請求項1】 半絶縁性の半導体基板上に、高抵抗のバッファ層と、該バッファ層上に形成された比較的高濃度の不純物を有する第1の半導体層と、該第1の半導体層上に形成された、アンドープ、または比較的低濃度の不純物を有する第2の半導体層と、該第2の半導体層上に形成された比較的高濃度の不純物を有する第3の半導体層と、該第3の半導体層上に形成された。その表面にゲート電極、ソース電極、及びドレイン電極が形成された第4の半導体層とを備えた電界効果トランジスタであって

上記第2の半導体層を構成する材料の電子親和力が、上記第1の半導体層、及び第3の半導体層を構成する材料の電子親和力よりも大きく、かつ、上記第1の半導体層と上記第2の半導体層との界面近傍の電子親和力の差が、上記第2の半導体層と上記第3の半導体層との界面近傍の電子親和力の差よりも大きいことを特徴とする電界効果トランジスタ。

【請求項2】 請求項1記載の電界効果トランジスタにおいて、

上記第1の半導体層を構成する材料の電子親和力が、上記第3の半導体層を構成する材料の電子親和力よりも小さいものであることを特徴とする電界効果トランジスタ。

【請求項3】 請求項1に記載の電界効果トランジスタにおいて、

上記第2の半導体層を構成する材料の電子親和力が、上記第1の半導体層側から上記第3の半導体層側に向かって、徐々に小さくなるものであることを特徴とする電界効果トランジスタ。

【請求項4】 請求項2に記載の電界効果トランジスタにおいて、

上記第1の半導体層、及び第3の半導体層を構成する材料はAIGaAsであり、上記第3の半導体層よりも上記第1の半導体層のAI組成が高いことを特徴とする電界効果トランジスタ。

【請求項5】 請求項2に記載の電界効果トランジスタにおいて、

上記第1の半導体層、及び第3の半導体層を構成する材

を考えたとき、(1)式の3次成分として現れるf0=2f1-f2,及びf3=2f2-f1で表される隣接周波数の信号成分が、最も問題となる信号成分となる。これは3次の相互変調歪み(IMD3)と呼ばれ、入出力間での増幅器等の非線形性に起因して生じ、隣接する回線への雑音として作用する。従って、複数回線の通信(周波数多重通信)においては、このような隣接回線への影響を低減するために、特に歪み特性の良い、即ち、入出力間での線形性の良い高出力、高効率トランジスタ

が求められている。

料はInGaPであり、上記第3の半導体層よりも上記第1の半導体層のGa組成が高いことを特徴とする電界効果トランジスタ。

【請求項6】 請求項2に記載の電界効果トランジスタにおいて、

上記第1の半導体層、及び第3の半導体層を構成する材料はAIInAsであり、上記第3の半導体層よりも上記第1の半導体層のAI組成が高いことを特徴とする電界効果トランジスタ。

【請求項7】 請求項3に記載の電界効果トランジスタにおいて、

上記第2の半導体層を構成する材料はInGaAsであり、そのIn組成は上記第1の半導体層側から上記第3の半導体層側に向かって小さくなるように傾斜状もしくは階段状に変化していることを特徴とする電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は電界効果トランジスタに関し、特に、高出力、高効率でかつ、歪み特性の良い電界効果トランジスタに関するものである。

[0002]

【従来の技術】通信方式がデジタル化されるのに伴い、通信機の出力段トランジスタとして、小型、高出力、高 効率なのはもちろんのこと、隣接回線への漏洩電力(歪み)の小さなトランジスタが要求されている。

【0003】一般に、トランジスタの出力信号 V0 (t) は、入力信号を Vi (t) として、以下のように表現できる。

[0004]

【数 1.】

 ∞

$$V_0(t) = \sum_{n=0}^{\infty} a n \cdot V_i^{n} (t)$$

【0005】ここで、入力信号(Vi(t))として、基本周波数が f1 である信号と、基本周波数が f2 である信号との2回線分の周波数多重信号である

Vi (t) = A1 $\cos 2\pi f1 + A2 \cos 2\pi f2 + \cdots$ (2)

【0006】従来より高出力、高効率特性を得るために、図10のようなダブルヘテロ(DH)接合を有する高電子移動度トランジスタ(以下、HEMTと称する)が有望視されている(例えばElectronics Lett. 31(1995)P. 2213参照)。

【0007】以下に、従来のHEMTの製造方法を簡単に説明する。まず、半絶縁性GaAs基板100上に、undoped-AI0.2 Ga0.8As/undoped-GaAs超格子パッファ層101、undoped-AI0.2 Ga0.8 Asパッファ層102、n-AI0.

2 Ga0.8 As下部キャリア供給層103a、undo ped-AI0.2 Ga0.8 As下部スペーサ層104 a、undopedーIn0.15Ga0.85Asチャネル層 105、undoped-AI0.2 Ga0.8 As上部ス ペーサ層 1 0 4 b、n-A 1 0.2 G a 0.8 A s上部キャ リア供給層103b、undoped-AI0.2 Ga0. 8 Asショットキー接合形成層106、n-GaAs下 部コンタクト層107、n-AI0.2 Ga0.8 Asエッ チングストッパ層108、n+ -GaAs上部コンタク ト層109、のような、チャネル層の上下にあるキャリ ア供給層(103a、103b)とも同じAI組成のA IGaAsを用いたDH構造をなす各層を、MBE法、 MOCVD法などの結晶成長法を用いて順次積層する。 【0008】そののち、ソース電極111、ドレイン電 極112を形成し、通常の写真製版技術を用いて図10 に示すようなリセス構造を形成したのち、ゲート電極1

[0009]

【発明が解決しようとする課題】上述したようにして形成されたHEMTの特性について説明する。図11は図10に示したHEMTの伝導帯下端のエネルギーパンド図であり、図12は、図10で示したHEMT(ゲート長Lg=0.7 μ m、ゲート幅Wg=200 μ m)のゲート電圧Vgに対するドレイン電流Id.及び相互ドレインコンダクタンスgmを示したグラフである。

10を形成して電界効果トランジスタを完成する。

【0010】図10に示したHEMTのエネルギーバンドは、図11に示すように、その上部へテロ障壁と下部へテロ障壁の高さが等しくなっている。また、このHEMTの特性は、図12に示すように、ゲート電圧Vg

(入力)に対するドレイン電流 Id (出力)の線形性が悪く、このためドレイン電流の変化分をゲート電圧の変化分で割った値($\partial Id /\partial Vg$)により表される相互ドレインコンダクタンス gm が、ある Vg の範囲で一定値を示すような部分がほとんどない。

【 O O 1 1 】このような従来のHEMTでは入出力の線形性が悪い(歪み特性が悪い)ため、上述した3次の相互変調歪み(IMD3)の影響が大きく、周波数多重通信における隣接回線への漏洩信号が大きかった。

【 O O 1 2】本発明は上記のような問題点を解決するためになされたものであり、特にgmがVg (入力)に対して一定値を示すような範囲を拡げることにより、歪み特性の良い、隣接回線への漏洩電力の小さい電界効果トランジスタを得ることを目的としている。

[0013]

【課題を解決するための手段】請求項1に係る電界効果トランジスタは、半絶縁性の半導体基板上に、高抵抗のバッファ層と、該バッファ層上に形成された比較的高濃度の不純物を有する第1の半導体層と、該第1の半導体層上に形成された、アンドープ、または比較的低濃度の不純物を有する第2の半導体層と、該第2の半導体層上

に形成された比較的高濃度の不純物を有する第3の半導体層と、該第3の半導体層上に形成された。その表面にゲート電極、ソース電極、及びドレイン電極が形成された第4の半導体層とを備えた電界効果トランジスタであって、上記第2の半導体層を構成する材料の電子親和力が、上記第1の半導体層、及び第3の半導体層を構成する材料の電子親和力よりも大きく、かつ、上記第1の半導体層と上記第2の半導体層との界面近傍の電子親和力の差が、上記第2の半導体層と上記第3の半導体層との界面近傍の電子親和力の差よりも大きいものとしたものである。

【0014】請求項2に係る電界効果トランジスタは、 上記請求項1の電界効果トランジスタにおいて、上記第 1の半導体層を構成する材料の電子親和力が、上記第3 の半導体層を構成する材料の電子親和力よりも小さいも のとしたものである。

【0015】請求項3に係る電界効果トランジスタは、 上記請求項1の電界効果トランジスタにおいて、上記第 2の半導体層を構成する材料の電子親和力が、上記第1 の半導体層側から上記第3の半導体層側に向かって、徐 々に小さくなるようにしたものであるものである。

【0016】請求項4に係る電界効果トランジスタは、 上記請求項2の電界効果トランジスタにおいて、上記第 1の半導体層、及び第3の半導体層を構成する材料はA IGaAsであり、上記第3の半導体層よりも上記第1 の半導体層のAI組成が高いものである。

【0017】請求項5に係る電界効果トランジスタは、上記請求項2の電界効果トランジスタにおいて、上記第1の半導体層、及び第3の半導体層を構成する材料はInGaPであり、上記第3の半導体層よりも上記第1の半導体層のGa組成が高いものである。

【0018】請求項6に係る電界効果トランジスタは、 上記請求項2の電界効果トランジスタにおいて、上記第 1の半導体層、及び第3の半導体層を構成する材料はA IInAsであり、上記第3の半導体層よりも上記第1 の半導体層のAI組成が高いものである。

【0019】請求項7に係る電界効果トランジスタは、 上記請求項3の電界効果トランジスタにおいて、上記第 2の半導体層を構成する材料はInGaAsであり、そ のIn組成は上記第1の半導体層側から上記第3の半導 体層側に向かって小さくなるように傾斜状もしくは階段 状に変化させたものである。

[0020]

【発明の実施の形態】

実施の形態1. 本実施の形態1による電界効果トランジスタは、下部キャリア供給層(下部スペーサ層)の材料に、上部キャリア供給層(上部スペーサ層)よりも電子親和力の小さい材料を用いることにより、下部キャリア供給層(下部スペーサ層)とチャネル層との間の下部へテロ障壁高さを、上部キャリア供給層(下部スペーサ

(4)

層)とチャネル層との間の上部へテロ障壁高さよりも高 くしたものである。

【0021】実施例1. 図1は本実施の形態1の実施例 1における電界効果トランジスタの構造を示す断面模式 図であり、図において、100は半絶縁性GaAs基 板、101は半絶縁性GaAs基板10上に形成された 層厚8000オングストロームのundoped-Al 0.2 Ga0.8 As/undoped-GaAs超格子バ ッファ層、12は超格子パッファ層101上に形成され た膜厚2000オングストロームのundopedーA 1x Gal-x Asパッファ層、13aはパッファ層12 上に形成された膜厚50オングストローム、不純物とし TSi. あるいはSe等を不純物濃度3×10¹⁸cm⁻³ で含むn-AIX Gal-X As下部キャリア供給層、1 4 a は下部キャリア供給層13 a 上に形成された膜厚3 OオングストロームのundopedーAlx Gal-x As下部スペーサ層、105は下部スペーサ層14a上 に形成された膜厚200オングストロームのundop ed-Inz Gal-z Asチャネル層、14bはチャネ ル層105上に形成された膜厚30オングストロームの undoped-Aly Gal-y As上部スペーサ層、 136は上部スペーサ層146上に形成された膜厚10 Oオングストローム、不純物としてSi. あるいはSe 等を不純物濃度 3 × 1 0 18 c m⁻³で含む n - A I y G a 1-y As上部キャリア供給層、106は上部キャリア層 136上に形成された膜厚200オングストロームの u ndopedーAly Gal-y Asショットキー接合形 成層、107はショットキー接合形成層106上に形成 された膜厚1000オングストローム、不純物としてS i, あるいはSe等を不純物濃度5×10¹⁶cm⁻³で含 むn-GaAs下部コンタクト層、108は下部コンタ クト層107上に形成された膜厚10オングストローム のn-AI0.2 Ga0.8 Asエッチングストッパ層、1 09はエッチングストッパ層108上に形成された膜厚 2000オングストローム、不純物としてSi. あるい はSe等を不純物濃度2×10¹⁸cm⁻³で含むn+ - G aAsコンタクト層、110はソース電極、111はド レイン電極、112はゲート電極をそれぞれ示してお り、図において図10と同一符号は同一又は相当する部 分を示している。

【0023】以下、本実施例1の電界効果トランジスタ

の製造方法について説明する。図2は図1で示した電界効果トランジスタの製造工程を説明するための断面模式図であり、図において、図1. 又は図10と同一符号は同一または相当する部分を示している。

【0024】まず、半絶縁性GaAs基板100上に、 undoped-AI0.2 Ga0.8As/undope d-GaAs超格子パッファ層101、undoped - AIX Gal-x Asパッファ層12a、n-AIX G al-x As下部キャリア供給層13a、undoped ーAIX Gal-X As下部スペーサ層14a、undo pedーInz Gal-z Asチャネル層105、und oped-Aly Gal-y As上部スペーサ層14b、 n-Aly Gal-y As上部キャリア供給層13b、u ndoped-Aly Gal-y Asショットキー接合形 成層106、n-GaAs下部コンタクト層107、n -AI0.2 Ga0.8 Asエッチングストッパー層10 8、n⁺ -GaAsコンタクト層109、をMBE法、 MOCVD法などの結晶成長法を用いて順次積層する。 【0025】次に、上述のように積層したn+-GaA sコンタクト層109の表面に、レジストを塗布した 後、写真製版により第1リセスとなる領域に開口を有す るレジストマスク20を形成し、これをマスクに、クエ ン酸と過酸化水素水とを4:1で混合したエッチャント を用いてエッチングストッパ層108まで選択エッチン グし、その後エッチングストッパ層108を除去して、 図2(a) に示したような第1リセスを形成する。

【0026】次に、このレジストマスク20を除去し、全面に絶縁膜を形成し、さらにこの絶縁膜上にレジスト(図示せず)を塗布し、写真製版により第2リセスとなる領域に開口を有するレジストマスクを形成したのち、これをマスクに、絶縁膜を除去し、第2リセスとなる領域に開口を有する絶縁膜21を形成する。その後レジストを除去し、第2リセスとなる領域に開口を有する絶縁膜21をマスクに、クエン酸と過酸化水素水4:1で混合したエッチャントを用いて、ショットキー接合形成層106まで選択エッチングを行い、下部コンタクト層107を除去して、図2(b)に示したような第2リセスを形成する。

【0027】次に、全面にWSi.及びAuを順次スパッタ等により積層し、さらに全面にレジストを塗布した後、写真製版によりゲート電極となる領域上のみにレジストを残し(図示せず)、これをマスクに、ミリング、RIEによりAu、及びWSiを除去した後、さらにレジストを除去し、これにアニールを施すことによりエッチングダメージの回復を行って、図2(c)に示したゲート電極110を形成する。

【0028】次に、全面にレジストを塗布し、写真製版によりソース、及びドレイン電極となる領域に開口を有するマスクを形成し、該開口部分の絶縁膜21を除去する。その後、電極金属を蒸着等により堆積さた後、レジ

ストを除去してソース電極111.及びドレイン電極1 12を形成し、電界効果トランジスタを完成する。

【0029】以下、本実施の形態 1による実施例 1 の電界効果トランジスタの作用、効果について説明する。図 3 は本発明の実施の形態 1 による実施例 1 の電界効果トランジスタの伝導帯下端のエネルギーバンド図であり、図 4 は、図 3 に示したような、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界効果トランジスタ(ゲート長 Lg=0. 7 μ m、ゲート幅Wg=2 0 0 μ m)のドレイン電流 I d 、及び相互ドレインコンダクタンスgm のグラフである。

【0030】本願の発明者らは、電界効果トランジスタにおいて、下部キャリア供給層(下部スペーサ層)とチャネル層との間の下部へテロ障壁高さが、上部キャリア供給層(上部スペーサ層)とチャネル層との間の上部へテロ障壁高さよりも高い場合に、その電界効果トランジスタのDC特性における線形性が向上する、即ち歪み特性の良い電界効果トランジスタが得られることを実験データから見いだした。そこで、本実施の形態1では、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界効果トランジスタを得るために、下部キャリア供給層

(下部スペーサ層)の材料に、上部キャリア供給層(上部スペーサ層)の材料よりも電子親和力の小さい材料を用いることでこの構成を実現した。

【0031】ヘテロ障壁高さは、チャネル層105と上部キャリア供給層13b(上部スペーサ層14b)との、あるいはチャネル層105と下部のキャリア供給層13a(スペーサ層14a)との間での電子親和力の差により決まる。また、電子親和力は、伝導体下端までの真空準位からのエネルギー差を表したもので、化合物半導体の電子親和力は、ベガード則を用いて、以下に示す表1から求めることができる。

[0032]

【数2】

	電子親和力(。V)
AlAs	2.62
GaAs	4. 07
InP	4. 40
GaP	4. 0
InAs	4. 9 0

【0033】これにより、例えばAIGaAsの電子親和力は、AIAsの電子親和力2.62とアルミの組成xとの積と、GaAsの電子親和力4.07とGaの組成1-xとの積との和により求めることができる。従っ

て、上部、及び下部キャリア供給層(スペーサ層)がA IGaAsよりなる場合は、ベガード則より、下部キャ リア供給層を上部キャリア供給層よりAI組成の大きい 材料により形成することで、下部へテロ障壁高さが上部 へテロ障壁高さよりも高い電界効果トランジスタを得る ことができる。また同様に、上部、及び下部キャリア供 給層(スペーサ層)がInGaPよりなる場合は、より 保留組成の大きい材料を、また、上部、及び下部キャリア供給層がAIInAsよりなる場合は、よりAI組成 の大きい材料を下部キャリア供給層に用いることで、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界 効果トランジスタを得ることができる。

【0034】このような、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界効果トランジスタのDC特性(図4)と、従来例で示した、下部へテロ障壁高さとが等しい電界効果トランジスタのDC特性(図12)とを比較すると、図12における相互ドレインコンダクタンスgmのグラフは、低Id(出力)領域におけるgmの値が図12のものがほとんどないのに対し、図4における相互ドレインコンダクタンスgmのグラフは、低Id(出力)領域におけるgmの値が図12のものがほとんどないのに対し、図4における相互ドレインコンダクタンスgmのグラフは低Id(出力)領域におけるgmの値が図12のものより高く、Vgが-1V~0Vの範囲で、gmの値がほぼー定の値を示しており、本実施の形態1の電界効果トランジスタ(図4)は、従来の電界効果トランジスタ(図1)に比べてそのDC特性における線形性が改善され、歪み特性が良くなっている。

【0035】このように本実施の形態1による実施例1によれば、n-AIX Gal-X As下部キャリア供給層13aのAI組成 xを、n-AIY Gal-y As上部キャリア供給層13bのAI組成 yより大きいものとして、下部キャリア供給層13aの電子親和力を上部キャリア供給層13bの電子親和力よりも小さくしたので、下部へテロ障壁高さを上部へテロ障壁高さよりも高くでき、歪み特性が良く、周波数多重通信においても隣接回線への漏洩電力を小さくできる電界効果トランジスタを得ることができる効果がある。

【0036】なお、実施例1の電界効果トランジスタは、埋込ゲート構造であるので、製造中にリセスの表面をプロセス雰囲気中にさらす時間を減らすことができ、これにより安定した表面準位の素子を製造することができ、信頼度の高いトランジスタを得ることができるものである。

【0037】実施例2. 本実施の形態1の実施例2における電界効果トランジスタは、上記実施例1の電界効果トランジスタとは異なる材料を用いて、下部キャリア供給層(下部スペーサ層)の電子親和力を、上部キャリア供給層(下部スペーサ層)の電子親和力より小さくしたものである。なお、本実施例2は上記実施例1とはゲート電極、及びリセスの形状が異なるものである。

【0038】図5は本実施の形態1の実施例2における 電界効果トランジスタの構造を示す断面模式図であり、 図において、100は半絶縁性GaAs基板、101は 半絶縁性GaAs基板100上に形成された層厚800 0オングストロームのundopedーA 10.2 Ga0. 8 As/undoped-GaAs超格子パッファ層、 52aは超格子バッファ層101上に形成された膜厚2 000オングストロームのundopedーIn1-x G ax Pバッファ層、53aはバッファ層52a上に形成 された膜厚50オングストローム、不純物としてSi、 あるいはSe等を不純物濃度3×10¹⁸cm⁻³で含むn - In1-x Gax P下部キャリア供給層、54aは下部 キャリア供給層53a上に形成された膜厚30オングス トロームのundopedーIn1-x Gax P下部スペ ーサ層、105は下部スペーサ層54a上に形成された 膜厚200オングストロームのundopedーInz Gal-z Asチャネル層、54bはチャネル層105上 に形成された膜厚30オングストロームのundope d-In1-v Gav P上部スペーサ層、53bは上部ス ペーサ層54b上に形成された膜厚100オングストロ ーム,不純物としてSi,あるいはSe等を不純物濃度 3×10¹⁸cm⁻³で含むn-In1-y GayP上部キャ リア供給層、566は上部キャリア供給層536の上に 形成された膜厚200オングストロームのundope dーIn1-y Gay Pショットキー接合形成層、107 はショットキー接合形成層566上に形成された膜厚1 000オングストローム、不純物としてSi、あるいは Se等を不純物濃度 5×10¹⁶ cm⁻³で含むn-GaA s下部コンタクト層、108は下部コンタクト層107 上に形成された膜厚10オングストロームのn-A10. 2 Ga0.8 Asエッチングストッパ層、109はエッチ ングストッパ層108上に形成された膜厚2000オン グストローム、不純物としてSi. あるいはSe等を不 純物濃度 2 × 1 0 ¹⁸ c m⁻³で含む n ⁺ ー G a A s コンタ クト層、111はソース電極、112はドレイン電極、 110はゲート電極をそれぞれ示している。

【0040】以下、本実施例2の電界効果トランジスタの製造方法について説明する。図6は図5で示した電界効果トランジスタの製造工程を説明するための断面模式図であり、図において、図1と同一符号は同一または相当する部分を示している。

【0041】まず、半絶縁性GaAs基板100上に、undoped-AI0.2 Ga0.8As/undoped-GaAs超格子パッファ層101、undoped-In1-x Gax Pパッファ層52a、n-In1-x Gax P下部キャリア供給層53a、undoped-In1-x Gax P下部スペーサ層54a、undoped-In2 Ga1-z Asチャネル層105、undoped-In2 Gay P上部スペーサ層54b、n-In1-y Gay P上部スペーサ層54b、n-In1-y Gay P上部スペーサ層56b、undoped-In1-y Gay Pショットキー接合形成層56b、n-GaAs下部コンタクト層107、n-AI0.2 Ga0.8 Asエッチングストッパ層108、n+-GaAsコンタクト層109、をMBE法、MOCVD法などの結晶成長法を用いて順次積層する。

【0042】次に、上述のように積層したn+ - GaAsコンタクト層109の表面に、電極金属を蒸着等により全面に形成し、さらにその全面にレジストを塗布した後、写真製版によりソース、及びドレイン電極となる領域上のみにレジストを残し、このレジスト(図示せず)をマスクに電極金属を除去し、さらにレジストを除去してソース電極111、及びドレイン電極112を形成する。

【0043】その後全面にレジストを塗布して写真製版により第1リセスとなる領域に開口を有するレジストマスク60を形成し、これをマスクに、クエン酸と過酸化水素水とを4:1で混合したエッチャントを用いてエッチングストッパ層108を除去して図6(a)に示したような、第1リセスを形成する。

【0044】次に、このレジストマスク60を除去し、全面に絶縁膜を形成し、さらにこの絶縁膜上にレジストを塗布し、写真製版で第2リセスとなる領域に開口を有するレジストマスク62を形成したのち、これをマスクに、選択的に絶縁膜を除去し、第2リセスとなる領域に開口を有する絶縁膜61を形成する。その後さらにクエン酸と過酸化水素水を4:1で混合したエッチャント。あるいは酒石酸と過酸化水素水を50:1で混合したエッチャントを用いて、下部コンタクト層107をショットキー接合形成層56bまで除去して、図6(b)に示したような第2リセスを形成する。

【0045】次に、レジスト62を残したままで、全面にWSi、及びAuを順次スパッタにより積層し、その後レジスト62を除去することで図6(c)に示すようなゲート電極110をリフトオフにより形成し、電界効果トランジスタを完成する。

【0046】なおゲート電極は、WSiとAuを積層したものとしたが、Ti/AI/Mo.Ti/Pt/Au.あるいはMo/AI/Moを順次積層したものとしてもよく、ショットキー接合形成層と良好な接続ができるものであればよい。

【0047】このように、実施例2によれば、n-In 1-x Gax P下部キャリア供給層53aのGaの組成 x をn-In1-y Gay P上部キャリア供給層53bのGaの組成 yより大きいものとして、下部キャリア供給層53aの電子親和力を上部キャリア供給層53bの電子親和力よりも小さくしたので、上記実施例1と同様に、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界効果トランジスタを得ることができ、これにより、歪み特性が良い電界効果トランジスタを得ることができる効果がある。

【0048】なお、実施例2の電界効果トランジスタは、2段リセス構造としたので、電界効果トランジスタの性能を落とさずに高い耐圧を得ることができるものである。

【0049】実施例3、4、本実施の形態1の実施例3、4における電界効果トランジスタは、上記実施例1、及び2の電界効果トランジスタとは異なる材料を用いて、下部キャリア供給層(下部スペーサ層)の電子親和力を、上部キャリア供給層(下部スペーサ層)の電子親和力より小さくしたものである。なお、本実施例3は上記実施例2と同様の2段リセス構造を有するもので、実施例4は実施例1と同様の埋込ゲート構造を有するものである。

【0050】図7は本実施の形態1の実施例3、4にお ける電界効果トランジスタの構造を説明するための断面 模式図であり、図において、70は半絶縁性 In P基 板、72は半絶縁性InP基板70上に形成された膜厚 2500オングストロームのundopedーAlx I n1-x Asバッファ層、73aはバッファ層72上に形 成された膜厚50オングストローム、不純物としてS i, あるいはSe等を不純物濃度3×10¹⁸cm⁻³で含 むnーAIX In1-x As下部キャリア供給層、74a は下部キャリア供給層73a上に形成された膜厚30オ ングストロームのundopedーAlx In1-x As 下部スペーサ層、105は下部スペーサ層74a上に形 成された膜厚200オングストロームのundoped ーInz Gal-z Asチャネル層、74bはチャネル層 105上に形成された膜厚30オングストロームのun doped-Aly In1-y As上部スペーサ層、73 bは上部スペーサ層74b上に形成された膜厚100オ ングストローム、不純物としてSi、あるいはSe等を 不純物濃度3×10¹⁸cm⁻³で含むn-Aly In1-y As上部キャリア供給層、76は上部キャリア供給層フ 3 b上に形成された膜厚200オングストロームのun doped- (All-t, Gat)s Inl-s As (0<s く1、0≦tく1)ショットキー接合形成層、77はシ ョットキー接合形成層上に形成された膜厚1000オン グストローム、不純物としてSi、あるいはSe等を不 純物濃度 5 × 1 0 ¹⁶ c m⁻³で含む n ー I n 0.53, G a 0. 47As下部コンタクト層、78は下部コンタクト層77

【0051】なお、各材料の組成比を示すx, y, z (0<x, y, z, s, t<1)の値は、格子不整合度 があまり大きくならないで、かつn-Alx In1-x As下部キャリア供給層 7 3 aのAlの組成 (X)の方が、n-Aly In1-y As上部キャリア供給層 7 3 bのAlの組成 (Y)よりも高く (x>y)なるよう 0.3<y<x<0.7,0+4<z<0.9,0.3<x<0.7,0+4<z<0.9,0.3<x<0.7,0+4<z<0.9,0.3<8,0.7,0+6</br>
<math>x=0.6,x=0.48,x=0.7,x=0.48,x=0.2<0.2

【0052】以下、本実施例3、4の電界効果トランジ スタの製造方法について説明する。本実施例3. 4の電 界効果トランジスタの製造方法は、半絶縁性InP基板 70上に、undoped-Alx In1-x Asパッフ ァ層72、nーAIX In1-x As下部キャリア供給層 73a、undoped-Alx In1-x As下部スペ ーサ層74a、undoped-lnz Ga1-z Asチ ャネル層105、undoped-Aly In1-y As 上部スペーサ層74b、n-Aly In1-yAs上部 キャリア供給層73b、undoped-(AI1t, Gat)s In1-sAs $(0 < s < 1, 0 \le t < 1)$ ショットキー接合形成層 7 6、n-In0.53, Ga0.47 As下部コンタクト層ファ、n-In0.48, Ga0.52P エッチングストッパ層78、n+-In0.53 Ga0.47 As上部コンタクト層フタ、を積層した後、実施例3で は実施例2の図6の方法と同様に、ソース、ドレイン電 極を形成し、第1リセス、及び第2リセスを形成して2 段リセス構造の電界効果トランジスタを製造する。実施 例4では、上記各層を積層した後、実施例1の図2の方 法と同様に、第1リセス、第2リセスを形成し、埋込ゲ 一ト電極を形成した後、ソース、ドレイン電極を形成し て埋込ゲート構造の電界効果トランジスタを製造する。 この実施例3, 4では、上記各層を積層した後の工程に おいて、n-In0.48, Ga0.52Pエッチングストッパ 層78までn⁺ - I n 0.53G a 0.47A s 上部コンタクト 層79をエッチングする際のエッチャント、及び、un doped- (All-t, Gat)s Inl-s As (0<s <1,0≦t<1)ショットキー接合形成層76までn</p> ー I n 0.53, G a 0.47 A s 下部コンタクト層フフをエッ チングする際のエッチャントは異なるが、実施例1.2

のそれぞれで示した製造方法と同様の方法で、それぞれ 埋込ゲート構造(実施例4)の、あるいは2段リセス構造(実施例3)の電界効果トランジスタを製造すること ができる。

【0053】このように、実施例3、4によれば、nーAlx Inl-x As下部キャリア供給層73aのAlの組成xをnーAly Inl-y As上部キャリア供給層73bのAlの組成yより大きいものとして、下部キャリア供給層73bの電子親和力を上部キャリア供給層73bの電子親和力をしたので、上記実施例1.及び2と同様に、下部へテロ障壁高さが上部へテロ障壁高さよりも高い電界効果トランジスタを得ることができ、これにより、歪み特性が良い電界効果トランジスタを得ることができる効果がある。

【0054】なお、実施例3では、この電界効果トランジスタを2段リセス構造としたので、電界効果トランジスタの性能を落とさずに高い耐圧を得ることができ、実施例4では、この電界効果トランジスタを埋め込みゲート構造としたので、安定した表面準位の素子を製造することができる。また、上記実施例1~4において、リセスの形状、及びゲート電極の形状、電極材料等は特に限定されるものではなく、任意のものを用いることができる。

【0055】実施の形態2. 本実施の形態2による電界効果トランジスタは、チャネル層を、該チャネル層を構成する材料の電子親和力が、下部キャリア供給層側から上部キャリア供給層側に向かって、徐々に小さくなるように形成することで、下部ヘテロ障壁高さを上部ヘテロ障壁高さよりも高くしたものである。

【0056】実施例5. 図9は本実施の形態2による実 施例5の電界効果トランジスタの構造を示す断面模式図 であり、図9(a) において、100は半絶縁性GaAs 基板、101は半絶縁性GaAs基板100上に形成さ れた層厚8000オングストロームのundopedー A 1 0.2 Ga 0.8 A s / u n d o p e d - Ga A s 超格 子パッファ層、102は超格子パッファ層101上に形 成された膜厚2000オングストロームのundope d-A10.2 Ga0.8 Asバッファ層、103aはバッ ファ層102上に形成された膜厚50オングストロー ム、不純物としてSi、あるいはSe等を不純物濃度3 ×10¹⁸cm⁻³で含むn-AI0.2 Ga0.8 As下部キ ャリア供給層、104aは下部キャリア供給層103a 上に形成された膜厚30オングストロームのundop ed-AI0.2 Ga0.8 As下部スペーサ層、205は 下部スペーサ層104a上に形成された膜厚200オン グストロームのundopedーInz Gal-z Asグ レーディドチャネル層、104bはチャネル層205上 に形成された膜厚30オングストロームのundope d-Aly Gal-y As上部スペーサ層、103bは上 部スペーサ層104b上に形成された膜厚100オング

ストローム、不純物としてSi、あるいはSe等を不純 物濃度3×10¹⁸cm⁻³で含むn-Aly Ga1-y As 上部キャリア供給層、106は上部キャリア層103b 上に形成された膜厚200オングストロームのundo ped-A10.2 Ga0.8 Asショットキー接合形成 層、107はショットキー接合形成層106上に形成さ れた膜厚1000オングストローム、不純物としてS i, あるいはSe等を不純物濃度5×10¹⁶cm⁻³で含 むn-GaAs下部コンタクト層、108は下部コンタ クト層107上に形成された膜厚10オングストローム のn-AI0.2 Ga0.8 Asエッチングストッパ層、1 09はエッチングストッパ層108上に形成された膜厚 2000オングストローム、不純物としてSi、あるい はSe等を不純物濃度2×10¹⁸cm⁻³で含むn+ - G aAsコンタクト層、110はソース電極、111はド レイン電極、112はゲート電極をそれぞれ示してお り、図において図10と同一符号は同一又は相当する部 分を示している。

【0057】本実施の形態2による実施例5の電界効果トランジスタにおいては、グレーディッドチャネル層205はそのIn組成zがチャネル層下端から上端に向かってz1からz2(0くz2くz1く1)に連続的に変化しているものである。z1、z2の値は格子不整合度があまり大きくならない0くz2くz1く0、25とするが望ましく、本実施例5ではトランジスタ特性を考慮して、z1=0、2、z2=0、1とした。

【0058】以下、本実施の形態2による実施例5の電 界効果トランジスタの製造方法について説明する。図9 に示した本実施例5の電界効果トランジスタの製造方法 は、半絶縁性GaAs基板100上に、超格子パッファ 層101、undoped—AI0.2 Ga0.8 Asパッ ファ層102、n-AI0.2 Ga0.8 As下部キャリア 供給層103a、undoped-AI0.2 Ga0.8 A s下部スペーサ層104a、undopedーInz G a1-z Asグレーディドチャネル層205、undop ed-Aly Gal-y As上部スペーサ層104b、n -Aly Gal-y As上部キャリア供給層103b、u ndoped-AI0.2 Ga0.8 Asショットキー接合 形成層106、nーGaAs下部コンタクト層107、 n-AI0.2 Ga0.8Asエッチングストッパ層10 8、n⁺ - GaAsコンタクト層109、の各層を積層 するが、グレーディッドチャネル層205以外の各層 は、従来例として示した図10のものと同様であり、こ こでは説明を省略する。

【0059】本実施例5におけるグレーディッドチャネル層205の製造工程は、Inの組成比zが、下部キャリア供給層103b側から上部キャリア供給層側103aに向かって、0.2から0.1に徐々に小さくなるようにこのグレーディッドチャネル層205を成長する。この成長時の組成比の調整は、MBE法の場合は、成長

させる材料のセルの温度を調整することにより行い、MOCVD法の場合は、材料ガスの流量を調整することにより行う。こうして上記各層を積層した後、その他の層を従来同様に積層し、その後電極、及びリセスを従来同様に形成して電界効果トランジスタを完成する。

【0060】以下、本実施の形態2による実施例5の電界効果トランジスタの作用、効果について説明する。図8は 本発明の実施の形態2による実施例5の電界効果トランジスタの伝導帯下端のエネルギーパンド図である。本実施の形態2による実施例5では、グレーディッドチャネル層205の電子親和力が、その下層部から上層部に向かって徐々に小さくなるように、即ちInGaAsグレーディッドチャネル層205のInの組成が、下層部から上層部に向かって徐々に小さくなるように形成したので、下部へテロ障壁高さを、上記実施の形態1の図4と同様に上部へテロ障壁高さよりも高くすることができ、これにより、歪み特性が良く、周波数多重通信においても隣接回線への漏洩電力が小さい電界効果トランジスタを得ることができる効果がある。

【0061】実施例6.本実施例6の電界効果トランジスタは、上記実施例5におけるグレーディッドチャネル層205を、Inの組成zが階段状に変化するステップグレーディッド構造としたものであり、図9(b)はグレーディッドチャネル層205近傍の層を拡大した断面模式図である。

【0062】本実施例6は、上記実施例5のグレーディ ッドチャネル層205を、それぞれIn組成が異なる3 つの層(205a, 205b, 205c)よりなるステ ップグレーディッドチャネル構造としたもので、本実施 例6のグレーディッドチャネル層205は、Inの組成 がz1であるチャネル層205cと、Inの組成がz2 であるチャネル層205bと、Inの組成がz3である チャネル層205aとよりなり、そのIn組成zがチャ ネル層下層部から階段状にz1→z2→z3 (0くz3 くz2くz1く1)と変化しているものである。z1. z2, z3の値は、格子不整合度があまり大きくならな い0くz3くz2くz1く0.25が望ましく、本実施 例6ではトランジスタ特性を考慮してz1=0.2,z 2=0. 15, z3=0. 1とした。グレーディッドチ ャネル層205以外の各層は、上記実施例4と同様であ る。

【0063】本実施例6の電界効果トランジスタの製造方法は、半絶縁性GaAs基板上にundopedーAI0.2 Ga0.8 As下部スペーサ層104aまでを従来同様に積層した後、Inの組成が0.2 (z1)であるundopedーInz Gal-z As層205c、Inの組成が0.15 (z2)であるundopedーInz Gal-z As層205b、Inの組成が0.1 (z3)であるundopedーInz Gal-z As層205aを順次成長させ、その後さらにundopedーA

Iy Gal-y As上部スペーサ層104bからn+ -GaAsコンタクト層109までを従来同様に積層し、その後電極形成、及びリセス形成を従来同様に行い電界効果トランジスタを完成する。

【0064】このように、グレーディッドチャネル層205を、それぞれIn組成が段階的に異なる複数の層よりなる、ステップグレーディッドチャネル構造とした本実施例6においても、上記実施例5と同様に歪み特性が良く、周波数多重通信においても隣接回線への漏洩電力を小さくできる電界効果トランジスタが得られる効果がある。また本実施例6ではInの組成比が階段状に変わるステップグレーディッド構造としたので、グレーディッドチャネル層205を安定して製造することができる。

【0065】実施の形態3.本実施の形態3による電界効果トランジスタは、実施の形態1.及び2を組み合わせることにより、即ち、下部キャリア供給層(下部スペーサ層)の材料に、上部キャリア供給層(上部スペーサ層)よりも電子親和力の小さい材料を用い、かつ、チャネル層を構成する材料の電子親和力が、下部キャリア供給層側から上部キャリア供給層側に向かって、徐々に小さくなるように形成することにより、下部へテロ障壁高さを上部へテロ障壁高さよりもさらに高くしたものである。

【0066】実施例7.8.図13(a) は本実施の形態3による実施例7.8の電界効果トランジスタを示す断面模式図であり、実施例7は、実施例1で図1に示した各層のうちのチャネル層105を、実施例5で図9に示したグレーディッドチャネル層205に置き換えたもので、実施例8は、実施例1で図1に示した各層のうちのチャネル層105を、実施例6で図9(b) に示したステップグレーディッド構造のグレーディッドチャネル層205に置き換えたものである。

【0067】図において、100は半絶縁性GaAs基 板、101は半絶縁性GaAs基板10上に形成された 層厚8000オングストロームのundoped-Al 0.2Ga0.8 As/undoped-GaAs超格子バ ッファ層、12は超格子パッファ層101上に形成され た膜厚2000オングストロームのundoped-A Ix Gal-x Asパッファ層、13aはパッファ層12 上に形成された膜厚50オングストローム、不純物とし TSi, あるいはSe等を不純物濃度3×10¹⁸cm⁻³ で含むnーAlx Gal-x As下部キャリア供給層、1 4 a は下部キャリア供給層13 a 上に形成された膜厚3 OオングストロームのundopedーAlx Gal-x As下部スペーサ層、205は下部スペーサ層14a上 に形成された膜厚200オングストロームのundop edーInz Gal-z Asグレーディッドチャネル層、 14bはグレーディッドチャネル層205上に形成され た膜厚30オングストロームのundopedーAly

Gal-y As上部スペーサ層、13bは上部スペーサ層 146上に形成された膜厚100オングストローム、不 純物としてSi あるいはSe等を不純物濃度3×10 18 c m-3で含む n ー A l y G a 1-y A s 上部キャリア供 給層、106は上部キャリア層136上に形成された膜 厚200オングストロームのundopedーAly G al-y Asショットキー接合形成層、107はショット キー接合形成層106上に形成された膜厚1000オン グストローム、不純物としてSi. あるいはSe等を不 純物濃度 5 × 1 O 16 c m⁻³で含む n ー G a A s 下部コン タクト層、108は下部コンタクト層107上に形成さ れた膜厚10オングストロームのn-AI0.2 Ga0.8 Asエッチングストッパ層、109はエッチングストッ パ層108上に形成された膜厚2000オングストロー ム、不純物としてSi、あるいはSe等を不純物濃度2 ×10¹⁸cm⁻³で含むn⁺ - GaAsコンタクト層、1 10はソース電極、111はドレイン電極、112はゲ 一ト電極をそれぞれ示しており、図1及び図9と同一符 号は同一または相当する部分を示している。

【0068】ここで、実施例7では各材料の組成比を示すx、y、z (0 < x, y, z <1)の値は、格子不整合度があまり大きくならないで、かつn -A + x

【0069】また、実施例8では上記実施例6で説明したようにこのグレーディッドチャネル層205はそのIn組成zがチャネル層下端から上端に向かって階段状に $z1 \rightarrow z2 \rightarrow z3$ (0< z3 < z2 < z1 < 1) に変化するステップグレーディッド構造となるように0< z3 < z2 < z1 < 0. 25とするのが望ましく、本実施例8ではトランジスタ特性を考慮してx=0. 3. y=0. 2. z1=0. 2. z2=0. 15. z3=0. 1とした。

【0070】本実施例7.8では、半絶縁性GaAs基板100からundoped-AlxGal-xAs下部スペーサ層14aまでの各層、及びundoped-AlyGal-yAs上部スペーサ層14bからn+-GaAsコンタクト層109までの各層の積層、及びそれ以降の電極形成、リセス形成の方法は実施例1と同様の方法により行い、undoped-InzGal-zAsグレーディッドチャネル層205の成長はそれぞれ、実施例7では上記実施例5と同様の方法により、実施例8で

は上記実施例6と同様の方法により行う。

【0071】実施例9.10 図13(b) は本実施の形態3による実施例9.10の電界効果トランジスタを示す断面模式図であり、実施例9は、実施例2で図5に示した各層のうちのチャネル層105を、実施例5で図9に示したグレーディッドチャネル層205に置き換えたもので、実施例10は、実施例2で図5に示した各層のうちのチャネル層105を、実施例6で図9(b)に示したステップグレーディッド構造のグレーディッドチャネル層205に置き換えたものである。

【0072】図において、100は半絶縁性GaAs基 板、101は半絶縁性GaAs基板100上に形成され た層厚8000オングストロームのundopedーA I 0.2 Ga 0.8 As/undoped-Ga As超格子 パッファ層、52aは超格子パッファ層101上に形成 された膜厚2000オングストロームのundoped - In1-x Gax Pバッファ層、53aはバッファ層5 2 a 上に形成された膜厚50オングストローム、不純物 としてSi. あるいはSe等を不純物濃度3×10¹⁸c m-3で含むn-In1-x Gax P下部キャリア供給層、 54aは下部キャリア供給層53a上に形成された膜厚 30オングストロームのundopedーIn1-x Ga x P下部スペーサ層、205は下部スペーサ層54a上 に形成された膜厚200オングストロームのundop edーInz Gal-z Asグレーディッドチャネル層、 54bはグレーディッドチャネル層205上に形成され た膜厚30オングストロームのundoped-In1y Gay P上部スペーサ層、53bは上部スペーサ層5 4 b上に形成された膜厚100オングストローム、不純 物としてSi. あるいはSe等を不純物濃度3×10¹⁸ cm-3で含むnーIn1-y Gay P上部キャリア供給 層、566は上部キャリア供給層536の上に形成され た膜厚200オングストロームのundoped-in 1-y Gay Pショットキー接合形成層、107はショッ トキー接合形成層566上に形成された膜厚1000オ ングストローム、不純物としてSi、あるいはSe等を 不純物濃度 5 × 1 0 ¹⁶ c m ^{- 3}で含む n ー G a A s 下部コ ンタクト層、108は下部コンタクト層107上に形成 された膜厚10オングストロームのn-AI0.2 Ga0. 8Asエッチングストッパ層、109はエッチングスト ッパ層108上に形成された膜厚2000オングストロ ーム、不純物としてSi, あるいはSe等を不純物濃度 2×10¹⁸cm⁻³で含むn⁺ -GaAsコンタクト層、 111はソース電極、112はドレイン電極、110は ゲート電極をそれぞれ示しており、図5及び図9と同一 符号は同一または相当する部分を示している。

【 0 0 7 3】 ここで、実施例 9 では、各材料の組成比を 示すx. y. z (0 < x. y. z < 1) の値は、格子不 整合度があまり大きくならないで、かつn - I n 1-x G axP下部キャリア供給層 5 3 a の G a の組成 (X) の 方が、n-In1-y Gay P上部キャリア供給層53bのGaの組成(Y)よりも高く(x>y)なるよう、さらにグレーディッドチャネル層205はそのIn組成zがチャネル層下端から上端に向かってz1からz2(0くz2くz1く1)に連続的に変化するように0.1くyくx<0.4,0くz<0.25とするのがより望ましく、本実施例6では、トランジスタ特性を考慮してx=0.6,y=0.5,z1=0.2,z2=0.1と

【0074】また、実施例10では上記実施例6で説明したようにこのグレーディッドチャネル層205はそのIn組成zがチャネル層下端から上端に向かって階段状に $z1 \rightarrow z2 \rightarrow z3$ (0< z3 < z2 < z1 < 1) に変化するステップグレーディッド構造となるように0< z3 < z2 < z1 < 0. 25とするのが望ましく、本実施例10ではトランジスタ特性を考慮してx=0. 6, y=0. 5, z1=0. 2, z2=0. 15, z3=0. 1とした。

【0075】本実施例9.10では半絶縁性GaAs基板100からundopedーIn1-x Gax P下部スペーサ層54aまでの各層。及びundopedーIn1-yGay P上部スペーサ層54bからn+ーGaAsコンタクト層109までの各層の積層。及びそれ以降の電極形成。リセス形成の方法は実施例2と同様の方法により行い、undopedーInz Ga1-z Asグレーディッドチャネル層205の成長はそれぞれ実施例9では上記実施例5と同様の方法により、実施例10では上記実施例6と同様の方法により行う。

【0076】実施例11、12、図13(c) は本実施の形態3による実施例11、12の電界効果トランジスタを示す断面模式図であり、実施例11は、実施例3で図7に示した各層のうちのチャネル層105を、実施例5で図9に示したグレーディッドチャネル層205に置き換えたもので、実施例12は、実施例3で図7に示した各層のうちのチャネル層105を、実施例6で図9(b)に示したステップグレーディッド構造のグレーディッドチャネル層205に置き換えたものである。

【0077】図において、70は半絶縁性InP基板、72は半絶縁性InP基板70上に形成された膜厚2500オングストロームのundopedーAlxIn1-xAsパッファ層、73aはパッファ層72上に形成された膜厚50オングストローム、不純物としてSi.あるいはSe等を不純物濃度3×10¹⁸cm-³で含むnーAlxIn1-xAs下部キャリア供給層、74aは下部キャリア供給層73a上に形成された膜厚30オングストロームのundopedーAlxIn1-xAs下部れた膜厚205は下部スペーサ層74a上に形成された膜厚200オングストロームのundopedーInzGa1-zAsチャネル層、74bはグレーディッドチャネル層205上に形成された膜厚30オングストロー

ムのundoped-Aly In1-y As上部スペーサ 層、73bは上部スペーサ層74b上に形成された膜厚 100オングストローム、不純物としてSi、あるいは Se等を不純物濃度3×10¹⁸cm⁻³で含むn-Aly In1-y As上部キャリア供給層、76は上部キャリア 供給層フ36上に形成された膜厚200オングストロー Дのundoped− (All-t, Gat)s In1-s As (Oくsく1、O≦tく1)ショットキー接合形成層、 77はショットキー接合形成層上に形成された膜厚10 OOオングストローム、不純物としてSi、あるいはS e 等を不純物濃度 5 × 1 O 16 c m⁻³で含む n – I n 0.5 3、Ga0.47As下部コンタクト層、78は下部コンタ クト層ファ上に形成された膜厚10オングストロームの n-In0.48, Ga0.52Pエッチングストッパ層、79 はエッチングストッパ層78上に形成された膜厚200 Oオングストローム、不純物としてSi、あるいはSe 等を不純物濃度2×10¹⁸cm⁻³で含むn+ - I n0.53 Ga0.47As上部コンタクト層、110はソース電 極、111はドレイン電極、112はゲート電極をそれ

G a 0.47A s 上部コンダクト層、1 1 0 はソース電極、1 1 1 はドレイン電極、1 1 2 はゲート電極をそれぞれ示しており、図 7 及び図 9 と同一符号は同一または相当する部分を示している。

【0078】ここで、実施例11では各材料の組成比を 示すx, y, z, s, t (0<x, y, z, s, t< 1) の値は、格子不整合度があまり大きくならないで、 かつn-Alx In1-x As下部キャリア供給層73a のAIの組成 (X) の方が、n-AIy In1-y As上 部キャリア供給層73bのAIの組成 (Y) よりも高く (x>y) なるよう、さらにグレーディッドチャネル層 205はその In組成zがチャネル層下端から上端に向 かってz1からz2(0くz2くz1く1)に連続的に 変化するようにO. 3<y<x<O. 7. O. 4<z< 0. 9, 0. 3 < s < 0. 7, 0 ≤ t < 0. 3 とするの がより望ましく、本実施例11では、トランジスタ特性 を考慮してx=0.6, y=0.48, s=0.48, t=0.2, z 1=0.7, z 2=0.53【0079】また、実施例12では上記実施例6で説明 したようにこのグレーディッドチャネル層205はその In組成zがチャネル層下端から上端に向かって階段状 にz1→z2→z3 (0<z3<z2<z1<1) に変 化するステップグレーディッド構造となるように0.3 < y < x < 0.7, 0.4 < z < 0.9, 0.3 < s <0. 7、0≦ t < 0. 3とするのがより望ましく、本実 施例12では、x=0.6, y=0.48, s=0.4 8, t=0. 2, z 1=0. 7, z 2=0. 6, z 3=

【0080】本実施例11、12では半絶縁性InP基板70からundopedーAlxInl-x As下部スペーサ層74aまでの各層、及びundopedーAly Inl-y As上部スペーサ層74bからn⁺ーIn0. 53 Ga0.47As上部コンタクト層79までの各層の積

0.53とする。

層、及びそれ以降の電極形成、リセス形成の方法は上記 実施例3で説明したと同様の方法により行い、undo pedーInz Gal-z Asグレーディッドチャネル層 205の成長はそれぞれ、実施例11では上記実施例5 と同様の方法により、実施例12では上記実施例6と同様の方法により行う。

【0081】このように本実施の形態3によれば、実施の形態1の各実施例で得られた電界効果トランジスタよりさらに下部へテロ障壁高さが上部へテロ障壁高さより高い電界効果トランジスタを得ることができ、これにより、さらに歪み特性が良い電界効果トランジスタを得ることができる効果がある。

[0082]

【発明の効果】請求項1に係る電界効果トランジスタに よれば、半絶縁性の半導体基板上に、高抵抗のバッファ 層と、該バッファ層上に形成された比較的高濃度の不純 物を有する第1の半導体層と、該第1の半導体層上に形 成された、アンドープ、または比較的低濃度の不純物を 有する第2の半導体層と、該第2の半導体層上に形成さ れた比較的高濃度の不純物を有する第3の半導体層と、 該第3の半導体層上に形成された、その表面にゲート電 極、ソース電極、及びドレイン電極が形成された第4の 半導体層とを備えた電界効果トランジスタであって、上 記第2の半導体層を構成する材料の電子親和力が、上記 第1の半導体層、及び第3の半導体層を構成する材料の 電子親和カよりも大きく、かつ、上記第1の半導体層と 上記第2の半導体層との界面近傍の電子親和力の差が、 上記第2の半導体層と上記第3の半導体層との界面近傍 の電子親和力の差よりも大きいものとしたので、下部へ テロ障壁の高さが上部へテロ障壁の高さよりも高いもの となり、入力信号に対する出力信号の線形性を向上で き、歪み特性が良く、周波数多重通信においても隣接回 線への雑音の少ない電界効果トランジスタを得ることが できる効果がある。

【0083】請求項2に係る電界効果トランジスタによれば、上記請求項1の電界効果トランジスタにおいて、上記第1の半導体層を構成する材料の電子親和力が、上記第3の半導体層を構成する材料の電子親和力よりも小さいものとしたので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高いものとなり、入力信号に対する出力信号の線形性を向上でき、歪み特性が良く、周波数多重通信においても隣接回線への雑音の少ない電界効果トランジスタを得ることができる効果がある。

【0084】請求項3に係る電界効果トランジスタによれば、上記請求項1の電界効果トランジスタにおいて、上記第2の半導体層を構成する材料の電子親和力が、上記第1の半導体層側から上記第3の半導体層側に向かって、徐々に小さくなるようにしたので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高いものとなり、入力信号に対する出力信号の線形性を向上でき、歪み特

性が良く、周波数多重通信においても隣接回線への雑音 の少ない電界効果トランジスタを得ることができる効果 がある。

【0085】請求項4に係る電界効果トランジスタによれば、上記請求項2の電界効果トランジスタにおいて、上記第1の半導体層、及び第3の半導体層を構成する材料はAIGaAsであり、上記第3の半導体層よりも上記第1の半導体層のAI組成が高いものとしたので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高く歪み特性の良い高電子移動度トランジスタを得ることができる効果がある。

【0086】請求項5に係る電界効果トランジスタによれば、上記請求項2の電界効果トランジスタにおいて、上記第1の半導体層。及び第3の半導体層を構成する材料はInGaPであり、上記第3の半導体層よりも上記第1の半導体層のGa組成が高いものとしたので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高く歪み特性の良い高電子移動度トランジスタを得ることができる効果がある。

【0087】請求項6に係る電界効果トランジスタによれば、上記請求項2の電界効果トランジスタにおいて、上記第1の半導体層、及び第3の半導体層を構成する材料はAIInAsであり、上記第3の半導体層よりも上記第1の半導体層のAI組成が高いものとしたので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高く歪み特性の良い高電子移動度トランジスタを得ることができる効果がある。

【0088】請求項7に係る電界効果トランジスタは、上記請求項3の電界効果トランジスタにおいて、上記第2の半導体層を構成する材料はInGaAsであり、そのIn組成は上記第1の半導体層側から上記第3の半導体層側に向かって小さくなるように傾斜状もしくは階段状に変化させたものであるので、下部へテロ障壁の高さが上部へテロ障壁の高さよりも高く歪み特性の良い高電子移動度トランジスタを得ることができる効果がある。

【図面の簡単な説明】

【図1】 この発明による実施の形態1における実施例1のトランジスタの断面模式図である。

【図2】 この発明による実施例1の電界効果トランジスタの製造工程を示す断面模式図である。

【図3】 この発明による実施の形態1における実施例1の電界効果トランジスタの伝導帯下端のエネルギーバンド図である。

【図4】 この発明による実施の形態1における実施例1の電界効果トランジスタのDC特性図である。

【図5】 この発明による実施の形態1における実施例2のトランジスタの断面模式図である。

【図6】 この発明による実施の形態1における実施例2の電界効果トランジスタの製造工程を示す断面模式図である。

【図7】 この発明による実施の形態1における実施例3のトランジスタの断面模式図である。

【図8】 この発明による実施の形態2における実施例5の電界効果トランジスタの伝導帯下端のエネルギーバンド図である。

【図9】 この発明による実施の形態2における実施例5のトランジスタの断面模式図((a)).及び実施例6のグレーディッドチャネル層近傍の拡大図((b))である。

【図10】 従来の電界効果トランジスタの断面模式図である。

【図 1 1】 従来の電界効果トランジスタの伝導帯下端のエネルギーバンド図である。

【図 1 2】 従来の電界効果トランジスタのDC特性図である。

【図13】 この発明による実施の形態3における実施例7のトランジスタの断面模式図((a)) 実施例9のトランジスタの断面模式図((b)) 実施例11のトランジスタの断面模式図((c))である。

【符号の説明】

100 半絶縁性GaAs基板、

70 半絶縁性 In P基板、

101 undoped-AI0.2 Ga0.8 As/undoped-GaAs超格子パッファ層、

102 undoped-AI0.2 Ga0.8 Asパッファ層、

12 undoped—Alx Gal-x Asパッファ 層.

52a undoped-In1-x Gax Pパッファ 爾.

72 undoped—Alx In1-x Asパッファ 図

103a n-A I 0.2 G a 0.8 A s 下部キャリア供給 層、

13a n-AIX Gal-X As下部キャリア供給層、

53a n-In1-X Gax P下部キャリア供給層、

73a nーAIX In1-X As下部キャリア供給層、

104a undoped—AI0.2 Ga0.8 As下部スペーサ層、

14a undoped-Alx Gal-x As下部スペ

ーサ層、

54a undoped-In1-x Gax P下部スペー サ層、

74a undoped—AIX In1-X As下部スペーサ層、

105 undopedーInz Gal-z Asチャネル 扇

104b undoped-AI0.2 Ga0.8 As上部スペーサ層、

1.4.b undoped—Aly Gal-y As上部スペーサ層、

54b undopedーIn1-y Gay P上部スペー サ層、

74b undoped—Aly Inl-y As上部スペーサ層、

103b n-A 10.2 Ga0.8 As上部キャリア供給層、

13b n-Aly Gal-y As上部キャリア供給層、

53b nーIn1-y Gay P上部キャリア供給層、

73b n-Aly In1-y As上部キャリア供給層、

106 undoped—Aly Gal-y Asショット キー接合形成層、

56b undoped-In1-y Gay Pショットキー接合形成層、

76 undoped- (All-t, Gat)s Inl-s As (O<s<1, O≦t<1) ショットキー接合形成 廢

107 nーGaAs下部コンタクト層、

77 n-In0.53, Ga0.47As下部コンタクト層、 108 n-AI0.2 Ga0.8 Asエッチングストッパ 層、

78 n-In0.48, Ga0.52Pエッチングストッパ 層、


109 n⁺ - GaAsコンタクト層、


79 n⁺ - In 0.53 Ga 0.47A s上部コンタクト 層、

110 ソース電極、


111 ドレイン電極、

112 ゲート電極。










52a:undoped-In_{0.4}Ga_{0.6}Pバッファ暦 53a:n-In_{0.4}Ga_{0.6}P下部キャリア供給暦 53b:n-In_{0.5}Ga_{0.5}P上部キャリア供給暦 54a:undoped-In_{0.4}Ga_{0.6}P下部スペーサ暦 54b:undoped-In_{0.5}Ga_{0.5}P上部スペーサ暦 56b:undoped-In_{0.5}Ga_{0.5}Pショットキー接合形成層 61:総縁膜


【図7】




70: 半絶縁性InP基板 72: undoped-Al_{0.6}In_{0.4}Asパッファ層 73a: n-Al_{0.6}In_{0.4}As下部キャリア供給層 73b: n-Al_{0.48}In_{0.52}As上部キャリア供給層

/3D: n-Al_{0.48}In_{0.52}As上部キャリア供給層 74a: undoped-Al_{0.6}In_{0.4}As下部スペーサ層 74b: undoped-Al_{0.48}In_{0.52}As上部スペーサ層 76: undoped-{Al_{0.8}Ga_{0.2}I_{0.48}In_{0.52}Asショットキー接合形成層 77: n-In_{0.53}Ga_{0.47}As下部コンタクト層 78: n-In_{0.48}Ga_{0.52}Pエッチングストッパ層 79: n⁺-In_{0.53}Ga_{0.47}As上部コンタクト層


[図6]




[図8]









【図10】


(b) _104b _205a } _205b }205 _205c

> 102:undoped-Al_{0.2}Ga_{0.8}Asバッファ層 103a:n-Al_{0.2}Ga_{0.8}As下部キャリア供給層 103b:n-Al_{0.2}Ga_{0.8}As上部キャリア供給層 104a: undoped-Alo2Gao.8As下部スペーサ層 104b:undoped-Alo₂Gao_{.B}As上部スペーサ層 205:グレーディッドチャネル層


100:半絕綠性GaAs基板

100: 半絶緑性GaAs基板
101: undoped-Al_{0.2}Ga_{0.8}As/undoped-GaAs超格子バッファ暦
102: undoped-Al_{0.2}Ga_{0.8}Asバッファ暦
103a: n-Al_{0.2}Ga_{0.8}As下部キャリア供給層
103b: n-Al_{0.2}Ga_{0.8}As上部キャリア供給層
104b: undoped-Al_{0.2}Ga_{0.8}As下部スペーサ暦
104b: undoped-Al_{0.2}Ga_{0.8}As下部スペーサ暦
105: undoped-Al_{0.2}Ga_{0.8}As下部スペーサ暦
105: undoped-Al_{0.2}Ga_{0.8}Asショットキー接合形成暦
107: n-GaAs下部コンタクト暦
108: n-Al_{0.2}Ga_{0.8}Asエッチングストッパ暦
109: n⁴-GaAs上部コンタクト暦
110: ゲート電極
111: ソース電極
112: ドレイン電極

[図11]



[図12]



[図13]

